FPGA,ARM,OrCAD, Proteus, Automotivo

FPGA,ARM,OrCAD, Proteus, Automotivo

ARM CORTEX-M

DFT : "Design for Testability" Utilizando Boundary Scan and JTAG

Categoria :
XJTAG
Data:
10/03/2020 00:00
Local:
Rua Niterói, 400 - Centro, São Caetano do Sul - SP, 09510-200, Brasil - R. Niterói, 400 - Centro
09510-200, Brasil
Telefone :
+55 (11) 3422-4200
Email :
Este endereço de email está sendo protegido de spambots. Você precisa do JavaScript ativado para vê-lo.
Website :

Design For Testability (DFT) é hoje uns dos interesses principais dos desenvolvedores de hardware. As técnicas de DFT são métodos de desenvolvimento utilizados para assegurar que um dispositivo eletrônico, placa ou sistema seja realmente e totalmente testável. Atualmente, teste e desenvolvimento não são mais fases independentes. A ênfase na qualidade do produto oferecido, junto com o aumento significativo da complexidade dos projetos de placas eletrônicas, exige que sejam consideradas boas metodologias de testes já no primeiro estágio do desenvolvimento para que o design possa ser modificado para economizar drasticamente no custo de teste. Este curso foi desenvolvido para fornecer os engenheiros de desenvolvimento, de teste e de produção um hands-on prático e introdução completam as técnicas de DFT Boundary Scan.

Nível   Carga horaria
DFT1   2 dias
     
Investimento    
Consulte-nos    
     
Público Alvo    
Engenheiros/Desenvolvedores pretendem reduzir o Time to Market e reduzir custos introduzindo nos próprios produtos novas metodologias e técnicas de teste e verificação.
     
Pré-requisitos    
Conhecimentos básicos de lógica digital e PCB design
     
Software usado no Treinamento Hardware Usado no Treinamento
XJDeveloper,XJAnalyser

Arquitetura: N/A

Demo board: XJLink2 Demo Board

       
Habilidades adquiridas após o Treinamento  

Após completar este curso, o aluno estará apto a:

 

  • Usar a metodologia DFT Boundary Scan em todo o ciclo de vida do produto para melhorar projetos, reduzir retrabalhos, e aumentar cobertura de teste;
  • Desenvolver um completo script de teste usando XJDeveloper;
  • Usar a linguagem XJEase;
  • Entender as razões da metodologia Boundary Scan;
  • Entender os sinais envolvidos na interface JTAG;
 
   
             
Programação do Curso  

1º Dia

  • Aplicar o DFT ou arcar com as consequências?
  • Arquitetura Boundary Scan
  • Standard IEEE 1149.1 (JTAG)
  • Metodologias BS no desenvolvimento de PCB
  • Introdução
  • Motivações para Arquitetura Boundary Scan
  • Mudança dos packages
  • Testando Board Multi Layers
  • Histórico
  • Princípios
  • Usando Scan Path
  • O que o tester vê?
  • Boundary Scan Cell (BC1)
  • Comparaçao Boudary Scan vs ICT
  • Boundary Scan Fault Coverage: InTest & Extest mode
  • Arquitetura JTAG
  • O que é obrigatório?
  • O que é opcional?
  • Registradores JTAG
  • Instruções JTAG (Bypass,Sample,Preload,Intest,IdCode,RunBist,etc)
  • TAP (Test Access Port)
    • Introdução
    • Controlador TAP
    • Máquina de Estado TAP
  • Outros Padrões
    • IEEE 1149.4
    • IEEE 1149.6
    • IEEE 1532
  • Dispositivos Boundary Scan
  • Defeitos típicos
  • Aumentando a cobertura de teste
  • Geração de Open & Short Test
  • De quantos testes preciso?
  • Planejando os testes
  • Acesso aos sinais do TAP
  • Sinais do TAP & Buffers
  • Layout de sinais do TAP: TCK,TMS,TDI,TDO
  • Power On Reset
  • Testando o Tester: Resolvendo os abertos
  • Testando dispositivos não Boundary Scan
  • Testando Array de RAM
  • Linguagem
    • Boundary-Scan Description Language BSDL
    • Serial Vector Format (SVF)
  • Hardware Necessário
  • BS vs não BS

2º Dia

  • XJTAG Tools
  • Introdução
  • XJTAG Analyser
  • XJTAG Developer
  • XJTAG Runner
  • XJEase
  • Laboratórios: Usando a Demo Board XJTAG
 
     
Sobre os Laboratórios

Os laboratórios deste curso provêm ao aluno, à possibilidade de aprofundar de forma excelentemente clara e concisa as informações teóricas contidas no curso. Através de material didático de laboratório exclusivamente desenvolvido para este curso, o aluno poderá com instruções passo a passo usar na prática os recursos oferecidos da ferramenta XJTAG e da metodologia Boundary Scan.

 
 

Todas as Datas:

  • De 10/03/2020 00:00 até 11/03/2020 00:00
    Terça & Quarta
  • 16/06/2020 00:00
  • 10/03/2020 00:00
 
TOP